Vivadoシミュレータを使用して、EV12AQ600 ADCのESIstream（シリアル・インタフェース）のシミュレーションの仕方を解説。同期処理とレイテンシーについても解説。

• EV12AQ600 ADCの製品ページ： EV12AQ600 | Teledyne e2v Semiconductors (teledyneimaging.com)
• ESIstreamのページ： www.esistream.com
• Youtubeの動画：EV12AQ600 ADC と Xilinx FPGAでのESIstream シリアルインターフェイスの利用方法（英語版のみ）
• Youtubeの動画： Versal ACAPとEV12AQ600 ADCを使ってESIstreamシリアルインターフェイスの開発を始めましょう – YouTube
• VHDLデザイン例のユーザーズ・ガイド:  https://github.com/ESIstream/ESIstream_documents/raw/master/ESIstream_package_v3%20-%20user%20guide.pdf
• ホワイト・ペーパー:  超高速デジタル化システムにおける決定的遅延確保のための容易な設計 – e2v (teledyne-e2v.jpn.com)